

# طراحی مدارهای مجتمع آنالوگ CMOS

ویراست دوم

بهزاد رضوی

دکتر داریوش شیری

نیاز دانش

# پیشگفتار ویراست دوم

وقتی پیشنهاد نخستین ویرایش این کتاب را برای ناشر فرستادم از من دو پرسش پرسیدند: (۱) در آینده تقاضا برای کتاب‌های آنالوگ در دنیای دیجیتال تا چه اندازه است؟ و (۲) آیا عاقلانه است که کتابی چاپ شود که منحصراً به CMOS بپردازد؟ واژه‌های "آنالوگ" و "CMOS" در عنوان کتاب زیر سؤال بودند. خوشبختانه کتاب با پذیره دانشجویان، معلمان و مهندسان روبه‌رو شد. صدها دانشگاه در دنیا آن را برای متن درسی برگزیدند، به پنج زبان ترجمه شد و ۶۵۰۰ بار به آن ارجاع داده شده است. اگرچه بسیاری از اصول اولیه طراحی آنالوگ از زمان ویرایش نخست تاکنون تغییر نکرده است ولی چند عامل نیاز به ویرایش دوم را سبب شد: رفتن فناوری‌های CMOS به سوی اندازه‌های کوچک و منابع تغذیه با ولتاژهای کم‌تر، روش‌های جدید تحلیل و طراحی و نیاز به پرداختن جزئی‌تر به برخی از موضوع‌ها. این ویرایش دارای مطالب زیر است:

- تأکید بیشتر روی فناوری جدید CMOS که در فصلی جدید، فصل ۱۱، به آن پرداخته شده است و به روش‌های طراحی و طراحی گام‌به‌گام آپ‌امپ در فرآیندهای نانومتری می‌پردازد.
- بررسی کامل فیدبک با روش‌های بود (Bode) و میدلبروک (Middlebrook).
- بخش جدیدی روی تحلیل پایداری با به‌کار بردن روش نایکویست (Nyquist)، برای این‌که روش رایج بود در بعضی سیستم‌های معمولی درست کار نمی‌کند.
- مطالعه FinFET ها.
- متن‌های جانبی که نکات مهمی در طراحی نانومتری را نشان می‌دهند.
- بخش جدیدی روی روش‌های بایاس کردن.
- مطالعه مدارهای گاف انرژی با ولتاژ پایین.
- بیش از ۱۰۰ مثال جدید.

بعضی مدرسان ممکن است بپرسند که چرا با افزاره قانون مربعی آغاز می‌کنیم. برای دو دلیل: (۱) این مسیر با یک دیدگاه شهودی آغاز می‌شود و ارزش چشم‌گیری در تحلیل تقویت‌کننده‌ها بر حسب سوینگ مجاز ولتاژ دارد و (۲) FinFET ها با وجود طول کانال کوتاه آن‌ها - در افزاره‌های  $16\text{ nm}$  و کوچک‌تر - تقریباً مشخصه قانون - مربعی دارند.

این کتاب یک راهنمای حل مسأله و مجموعه جدیدی از اسلایدهای پاورپوینت دارد که در سایت [www.mhhe.com/razavi](http://www.mhhe.com/razavi) در دسترس است.

بهزاد رضوی

ژولای ۲۰۱۵

## پیش‌گفتار ویرایش نخست

در دو دهه گذشته، فناوری CMOS به سرعت زمینه مدارهای یکپارچه آنالوگ را در بر گرفته است و راه‌حلی با هزینه کم و کارایی بالا فراهم کرده و شروع به پر کردن بازار کرده است. اگرچه افزاره‌های دو قطبی سیلیکن و III-V هنوز کاربردهای ویژه خود را دارند، ولی تنها فناوری CMOS به عنوان گزینه‌ی مناسب برای یکپارچه کردن سیستم‌های پیچیده با سیگنال مرکب شناخته شده است. با پیش‌بینی این که طول کانال به  $0.05 \mu\text{m}$  برسد، فناوری CMOS تا دو دهه دیگر هم در خدمت طراحی مدار خواهد بود.

طراحی مدارهای آنالوگ هم از سوی دیگر با فناوری گسترش می‌یابد. مدارهای آنالوگ ولتاژ بالا و توان بالا که چند تا ترانزیستور داشتند و سیگنال‌های کوچک و پیوسته در زمان را پردازش می‌کردند جای خود را کم‌کم به سیستم‌هایی کم‌ولتاژ و کم‌توان داده‌اند که از هزاران ترانزیستور درست شده‌اند و سیگنال‌های بزرگ و اغلب گسسته در زمان را پردازش می‌کنند. برای مثال بسیاری از روش‌های آنالوگ که تا ده سال پیش به کار می‌رفت اکنون کنار گذاشته شده‌اند زیرا برای عملکرد ولتاژ-پایین مناسب نیستند.

این کتاب به تحلیل و طراحی مدارهای مجتمع CMOS آنالوگ می‌پردازد و بر اصول اولیه و نیز الگوهایی می‌پردازد که دانشجویان و مهندسان صنعت باید در صنایع به آن مهارت یابند. چون طراحی آنالوگ به شهود و دقت نیاز دارد، هر مفهوم نخست از دیدگاه شهودی ارائه می‌شود و سپس با تحلیل دقیق به آن پرداخته می‌شود. هدف آن است که هم پایه‌ای قوی و هم روش‌هایی برای تحلیل مدارها با واریاسیون به دست آید که خواننده بداند برای چه مداری، چه تقریب‌هایی مناسب هستند و در هر تقریب چه اندازه خطا می‌توان انتظار داشت. این روش به خواننده امکان می‌دهد که همین مفاهیم را با کمی زحمت برای مدارهای دو قطبی هم به کار ببرد.

بیشتر محتوی این کتاب را در UCLA و در صنایع درس داده‌ام و ترتیب و شکل آن و محتوای آن با هر بار درس دادن صیقل یافته است. همان‌گونه که خواننده در سراسر این کتاب خواهد دید از چهار "قانون طلایی" پیروی می‌کنم: (۱) توضیح می‌دهم که چرا خواننده باید این مفهوم مورد بررسی را بداند؛ (۲) خودم را به جای خواننده قرار می‌دهم و پرسش‌های او را هنگام خواندن مطلب برای بار نخست پیش‌بینی می‌کنم؛ (۳) با در اندیشه داشتن قانون ۲، وانمود می‌کنم که من هم به اندازه خواننده جدید می‌دانم و سعی می‌کنم با او "قدم" بزنم تا یک فرآیند فکری را باهم تجربه کنیم؛ (۴) با زبانی ساده (و حتی غیر دقیق) از مفهوم "اصلی" آغاز می‌کنم و کم‌کم جزئیات لازم را برای رسیدن به ایده نهایی (دقیق) اضافه می‌کنم. قانون آخر اهمیت ویژه‌ای در تدریس مدارها دارد چون خواننده می‌تواند کامل شدن یک توپولوژی را از آغاز تا آخر ببیند و تحلیل و طراحی را باهم فراگیرد. این متن ۱۶ فصل دارد که محتوی و ترتیب آن‌ها به دقت برگزیده شده است تا روندی طبیعی برای خودآموزی و نیز تدریس در کلاس درس برای سیستم‌های ترمی یا فصلی داشته باشد. برخلاف کتاب‌های دیگر در طراحی آنالوگ، فقط کمترین دانش مورد نیاز از فیزیک MOS را در آغاز فرا می‌گیریم و ویژگی‌های

پیشرفته‌تر و جزئیات ساخت را به فصل‌های بعد واگذار می‌کنیم. برای طراح با تجربه، فیزیک مقدماتی ترانزیستور ممکن است زیادی ساده به نظر برسد ولی تجربه من می‌گوید که (الف) خواننده‌های نوآموز اثرات مرتبه بالا در فیزیک ترانزیستور و فناوری ساخت را پیش از یاد گرفتن مدار خوب فرا نمی‌گیرند زیرا ارتباط بین این دو را نمی‌بینند؛ (ب) اگر به خوبی درس داده شود، حتی فیزیک ساده ترانزیستور برای طراحی بسیاری از مدارهای ساده کافی است؛ (ج) خواننده می‌تواند پس از آن که مقدار زیادی طراحی و تحلیل مدار فراگرفت، به آسانی فیزیک پیشرفته‌تر افزاره و گام‌های ساخت ترانزیستور را یاد بگیرد. فصل ۱ خواننده را با انگیزه یادگیری موضوع این کتاب آشنا می‌کند. فصل ۲ فیزیک و ویژگی‌های مقدماتی ترانزیستورهای MOS را یاد می‌دهد.

فصل ۳ تا ۵ به ترتیب به تقویت‌کننده‌های یک طبقه و دیفرانسیل و آینه‌های جریان می‌پردازند و روش‌های تحلیل کاراً برای بررسی کمی رفتار این مدارها با وارسی اولیه را ارائه می‌دهند. فصل ۶ و ۷ ناکاملی‌های مدارها یعنی پاسخ فرکانسی و نویز را معرفی می‌کنند. نویز در مراحل اولیه بررسی می‌شود تا وقتی خواننده اثر آن را برای مدارهای پیشرفته‌تر فرامی‌گیرد مفهوم آن خوب "جایفتد".

فصل ۸ تا ۱۰ به فیدبک، تقویت‌کننده‌های عملیاتی (آپ‌امپ) و پایداری در سیستم‌های فیدبک می‌پردازند. با تحلیل ویژگی‌های سودمند فیدبک، خواننده انگیزه می‌یابد تا آپ‌امپ‌های کاراً و پایدار طراحی کند و تضادهای بین سرعت، دقت و مصرف توان را درک کند.

فصل ۱۱ تا ۱۳ به موضوع‌های پیشرفته‌تری می‌پردازند: مرجع شکاف باند انرژی، مدارهای کلید - خازنی و اثر غیرخطی بودن و ناهمسانی. به این سه موضوع این‌جا پرداخته می‌شود چون در بیشتر سیستم‌های آنالوگ و سیگنال مرکب جدید اهمیت بسیاری دارند.

فصل ۱۴ به اثرات مرتبه بالاتر و مدل‌های MOS می‌پردازد و بر تأثیر آن‌ها در طراحی تأکید دارد. اگر دوست داشتید می‌توانید این فصل را بعد از فصل ۲ هم بخوانید. فصل ۱۵ به فناوری ساخت CMOS با مروری کوتاه درباره قوانین طراحی چینی می‌پردازد. فصل ۱۶ چینی و بسته‌بندی مدارهای آنالوگ و مدارهای سیگنال - مرکب را می‌آموزد. بسیاری از نکات عملی که مستقیم روی کارایی مدار تأثیر گذارند، شرح می‌دهد و روش‌های گوناگونی معرفی می‌شوند.

فرض شده است که خواننده دانش پایه در مدارها و افزاره‌های الکترونیکی مثل پیوندهای  $pn$  مفهوم عملکرد سیگنال - کوچک، مدار معادل و بایاس کردن ساده را دارد. برای درس اختیاری در سال‌های بالاتر، فصل‌های ۱ تا ۸ را می‌توان در یک چهارم سال درس داد و فصل ۱ تا ۱۰ را در یک نیم‌سال و برای درس کارشناسی ارشد ترم اول، فصل‌های ۱ تا ۱۱ به اضافه یکی از فصل‌های ۱۲ و ۱۳ یا ۱۴ را می‌توان در یک چهارم سال و تقریباً تمام کتاب را در یک نیم‌سال درس داد.

مجموعه مسأله‌های پایان هر فصل برای افزایش درک خواننده از موضوع طراحی شده‌اند و نکات عملی بیشتری را می‌پوشانند. راهنمای حل مسأله برای معلمان درس قابل دسترسی است.

بهباد رضوی

ژولای ۲۰۰۰

## سپاس‌گزاری برای ویرایش دوم

ویرایش دوم را افراد بسیاری در صنعت و دانشگاه با علاقه و دقت مرور کردند. مایلم از کمک آن‌ها سپاس‌گزاری کنم:

سahید عادل‌و تیجانی (دانشگاه پاویا)  
فیروز افلاطونی (دانشگاه پنسیلوانیا)  
پیتر و آندریانی (دانشگاه لوند)  
امیلی آلتوت (دانشگاه واشنگتن)  
تجاسوی آناند (دانشگاه ایلی نوی، اوربانا - شامپاین)  
افشین بابویه (استنفورد)  
نیما بنی اسدی (دانشگاه کالیفرنیا - برکلی)  
سون یونگ چو (دانشگاه ملی سئول)  
مین سونگ چو (دانشگاه ملی سئول)  
یی اینگ چنگ (UCLA)  
جنی چو (UCLA)  
میلا درویشی (Qualcomm)  
لوئیس فی (Intel)  
آندریا جیلیونی (دانشگاه پاویا)  
چنگ کای گو (UCLA)  
پیام حیدری (دانشگاه کالیفرنیا - ارواین)  
چنگ - ان شیه (دانشگاه ملی تایوان)  
پو - چیون هوانگ (دانشگاه ملی شینگ هُوا)  
دیوگ - کیون جُنگ (دانشگاه ملی سئول)  
نادر کلاتتری (Broadcom)  
علی‌رضا کریمی (دانشگاه کالیفرنیا - ارواین)  
احسان کارگران (دانشگاه پاویا)  
سوتیریوس لیموتراکیس (Qualcomm Atheros)  
شیائودونگ لیو (دانشگاه لوند)  
نیما مقاری (دانشگاه فلوریدا)  
شهریار میرعباسی (دانشگاه بریتیش کلمبیا)  
حسین محمدنژاد (دانشگاه کالیفرنیا - ارواین)  
امیر نیک‌پیک (دانشگاه بریتیش کلمبیا)  
آریا سمیعی (دانشگاه کالیفرنیا جنوبی)

کیا سلیمی (IMEC)  
علی‌رضا شریف بختیار (دانشگاه تورنتو)  
گوانگ هوا شو (دانشگاه ایلی‌نوی، اوربانا - شامپاین)  
دیوید سو (Qualcomm Atheros)  
سیوتان (دانشگاه لوند)  
جفری وانگ (دانشگاه تورنتو)  
ژو - چائویان (دانشگاه ملی چیائو - تونگ)  
احسان ژیان طَبَسِی (دانشگاه تگزاس ای‌اند‌ام A&M)

افزون بر این، همکارم جیسون وُو (Jason Woo) بسیاری از جزئیات افزاره‌های نانومتری و فیزیک آن‌ها را به من یاد داد.  
تولید این کتاب به کمک هدر اِرولینو و وینسنت برادشاو از انتشارات مک‌گرا - هیل ممکن شد که به‌طور خستگی‌ناپذیر روی تمام جزئیات بیش از شش ماه کار کردند. از هر دوی این‌ها سپاس‌گزارم.  
سرانجام از همسرم آنجلینا برای کمک‌های پیوسته او در تایپ و سامان‌دهی به فصل‌ها می‌خواهم سپاس‌گزاری کنم.

## سپاس‌گزاری برای ویرایش نخست

نوشتن کتاب با هیجان زیادی آغاز می‌شود. ولی پس از دو سال نوشتن به‌طور پیوسته، رسم کردن و بازخوانی، وقتی کتاب به بیش از ۷۰۰ صفحه می‌رسد دیگر هماهنگ کردن معادله‌ها، زیرنویس‌ها و بالانویس‌های فصل‌های آخر با فصل نخست تقریباً غیر ممکن می‌شود و نویسنده دچار حمله اضطراب می‌شود و درمی‌یابد که بدون کمک افراد دیگر، این کتاب هرگز تمام نمی‌شود.

این کتاب از کمک افراد زیادی بهره برده‌است. تعدادی از دانشجویان UCLA نسخه اول و پیش از چاپ را جمله به جمله خواندند. به‌ویژه علی‌رضا ذوالفقاری، ایل سبجوات و حمید رفعتی کتاب را به دقت خواندند و چند صد خطا پیدا کردند (که یافتن برخی از آن‌ها بسیار مشکل بود). هم‌چنین عماد حجازی، داوای گوا، علی‌رضا رزاقی، جعفر ساوج و جینگ تیان توصیه‌های سومندی برای بسیاری از فصل‌ها کردند که از همه سپاس‌گزارم.

افراد متخصص زیادی در دانشگاه و صنعت بخش‌های گوناگونی از کتاب را خواندند و پیشنهادهای سودمندی دادند. از میان آن‌ها بریان براندت (نشنال سیمی کنداکتور)، مات کوری (نشنال سیمی کنداکتور)، تری فیز (دانشگاه ایالتی اورگان)، یان گالتون (دانشگاه کالیفرنیا در سان دیگو)، علی حاجی میری (Caltech)، استیسی هو (آنالوگ دیوایسز)، این هو (تگزاس اینسترومیتز)، شین - یوان لیو (دانشگاه ملی تایوان)، جو لوتسکی (نشنال سیمی کنداکتور)، آمیت مهرتورا (دانشگاه ایلی نوی - اوربانا شمپاین)، دیوید روبرتسون (آنالوگ دیوایسز)، دیوید سو (T-span)، تائوسون (نشنال سیمی کنداکتور)، روبرت تافت (نشنال سیمی کنداکتور) و مسعود زرگری (T-span) را می‌توان نام برد. جیسون وُو (UCLA) با حوصله پرسش‌های مرا درباره فیزیک ترانزیستور تحمل کرد و پاسخ گفت - از همه سپاس‌گزارم.

رامش هارجانی (دانشگاه مینه‌سوتا)، جان نوین هیوس (دانشگاه پردو)، نورمان تین (دانشگاه کرنل) و محمود وغدی (دانشگاه ایالتی کالیفرنیا - لانگ بیچ) پیشنهاد کتاب را مرور کردند و توصیه‌های ارزشمندی کردند. از همه سپاس‌گزارم.

همسرم، آنجلینا، به این کتاب کمک‌های بسیاری کرد از تایپ فصل‌ها تا پیدا کردن خطاهای بسیار و پرسش‌هایی که مرا وادار کرد در فهم خود بازنگری کنم. بسیار مدیون او هستم. انتشار به موقع این کتاب با سخت‌کوشی کارکنان مک‌گرا - هیل به‌ویژه کاترین فیلدز، میکلیه فلومنهوفت، هدر بربریچ، دنیز سانتور - میتزیت و جیم لایوتس ممکن شد. از همه سپاس‌گزارم. طراحی آنالوگ را از دو استاد فراگرفته‌ام: مهرداد شریف بختیار (دانشگاه صنعتی شریف) و بروس وُولی (Bruce Wooley) (دانشگاه استنفورد) و شایسته است که قدردانی خودم را به این دو استاد این‌جا ابراز کنم. آنچه از این دو فراگرفته‌ام به نسل‌های بسیاری از دانشجویان به ارث خواهد رسید.

## درباره نویسنده

بهزاد رضوی لیسانس مهندسی برق خود را از دانشگاه صنعتی شریف در سال ۱۹۸۵ و فوق لیسانس و دکتری خود را در مهندسی برق در سال‌های ۱۹۸۸ و ۱۹۹۲ از دانشگاه استنفورد دریافت کرد. تا سال ۱۹۹۶ با آزمایشگاه‌های بل AT&T و هیولت - پکارد کار کرد. از ۱۹۹۶ دانشیار و سپس استاد مهندسی برق دانشگاه کالیفرنیا در لوس آنجلس (UCLA) شد. زمینه پژوهشی او فرستنده - گیرنده‌های بی‌سیم، سنتزکننده‌های فرکانس، مدارهای قفل فاز و بازیافت کلاک برای مخابرات سرعت بالا و مبدل‌های داده است.

پروفسور رضوی از ۱۹۹۲ تا ۱۹۹۴ پروفسور مهمان دانشگاه پرینستون و در سال ۱۹۹۵ در استنفورد بوده است. او از ۱۹۹۳ تا ۲۰۰۲ در کمیته‌های فنی کنفرانس بین‌المللی مدارهای حالت جامد (ISSCC) و از سال ۱۹۹۸ تا ۲۰۰۲ در کمیته سمپوزیوم مدارهای VLSI بوده است. او ویراستار مهمان و دستیار ویراستار در مجله‌های IEEE Journal of Solid State Circuits، IEEE Transactions on Circuits & Systems و International Journal of High Speed Electronics بوده است.

پروفسور رضوی در ۱۹۹۴ ISSCC جایزه بناتریس به‌دلیل بهترین ویراستاری، در ۱۹۹۴ ESSCC جایزه بهترین مقاله، جوایز بهترین میزگرد در ISSCC95 و ISSCC97 و جایزه TRW نوآوری در تدریس در سال ۱۹۹۷، جایزه بهترین مقاله در IEEE CICC 98 و جایزه نخستین ویرایش سال از انتشارات مک‌گرا-هیل را در سال ۲۰۰۱ دریافت کرد. او مشترکاً گیرنده جوایز بهترین مقاله دانشجویی Jack Kilby و جایزه بناتریس برای بهترین ویراستاری در ۲۰۰۱ ISSCC بوده است. در سال ۲۰۰۶ جایزه بهترین روش تدریس از لاک هید مارتین، در سال ۲۰۰۷ جایزه هیأت علمی UCLA و جایزه بهترین مقاله مدعو در CICC سال‌های ۲۰۰۹ و ۲۰۱۲ را در دریافت کرده است. او گیرنده مشترک جایزه بهترین مقاله دانشجویی در سمپوزیوم مدارهای VLSI در سال ۲۰۱۲ و جایزه بهترین مقاله در CICC ۲۰۱۳ بوده است. او به عنوان یکی از ۱۰ نفر نخست در تاریخ ۵۰ ساله ISSCC شناخته شده است. در سال ۲۰۱۲ جایزه دونالد پدرسون در مدارهای حالت جامد را دریافت کرد و نیز جایزه انجمن آمریکایی آموزش مهندسی (PSW) در سال ۲۰۱۴.

پروفسور رضوی سخنران برگزیده IEEE و عضو دائمی (Fellow) انجمن جهانی مهندسان برق و الکترونیک IEEE است. او نویسنده کتاب‌های زیر است:

*Principles of Data Conversion System Design*  
*RF Microelectronics*  
*Design of Analog CMOS Integrated Circuits*  
*Design of Integrated Circuits for Optical Communications*  
*Fundamentals of Microelectronics*

و نیز ویراستار کتاب‌های زیر است:

*Monolithic Phase – Locked Loops and Clock Recovery Circuits*  
*Phase – Locking in High- Performance Systems*





# پیشگفتار مترجم

در دسامبر سال گذشته (۲۰۱۷)، شرکت ایتل در گردهمایی بین‌المللی افزاره‌های الکترونیکی<sup>۱</sup> (IEDM) در سان‌فرانسیسکو، اعلام کرد که نسل سوم فناوری FET باله‌ای (FinFET) با طول کانال ۱۰ nm را برای مدارهای CMOS توان پایین و کارایی بالا آماده کرده است. در این فناوری روش خود تطبیقی و الگوسازی چهارتایی<sup>۲</sup> (SAQP) را به کار می‌برد. این فناوری دارای ۱۲ لایه فلز نشانی برای برقراری اتصال است. پهنای باله‌ها ۷ نانومتر و ارتفاع آن‌ها ۴۶ نانومتر است و عایق‌هایی با ضریب دی‌الکتریک بالا موسوم به High-k نسل پنجم در زیر گیت به کار می‌رود. با افزودن موادی مثل ژرمانیوم یا کربن به سیلیکن درون کانال، تنش یا استرین پدید می‌آید. استرین ساختار نواری انرژی الکترون، یعنی انرژی برحسب تکانه الکترون را چنان تغییر می‌دهد که خمش این نوار که معرف وارون جرم مؤثر الکترون است افزایش یابد. به این ترتیب جرم مؤثر الکترون یا نختی آن در برابر اعمال ولتاژ کم می‌شود و بدین وسیله قابلیت حرکت الکترون ( $\mu$ ) و یا جریان‌دهی ترانزیستور افزایش می‌یابد. با استفاده از نشانیدن چندین لایه فلز روی کانال با تابع کارهای<sup>۳</sup> مختلف، توانسته‌اند بدون نیاز به آلیش (doping)، ولتاژ آستانه ( $V_{th}$ ) ترانزیستور را نیز کاهش دهند. با این کار جریان‌دهی NMOS و PMOS نسبت به نسل پیشین این فناوری یعنی FinFET – ۱۴ nm، به ترتیب ۷۱٪ و ۳۵٪ افزایش می‌یابد. برای افزایش چگالی چینش ترانزیستورها از روشی به نام اتصال روی گیت فعال<sup>۴</sup> استفاده شده است تا گیت‌های مجازی (dummy) از دو طرف سلول‌های استاندارد دیجیتال حذف شوند. استفاده از کوبالت (Co) در دو لایه فلز اول، پدیده رانش الکترونیکی<sup>۵</sup> را ۵ تا ۱۰ برابر و مقاومت اتصال (Via) را ۲ برابر کاهش می‌دهد. از عایق‌هایی با ضریب دی‌الکتریک بسیار کم (ultra-low  $k$ ) بین فلزات استفاده شده است تا هم‌شنوایی در اثر خازن تزویج بین آن‌ها را کم کند.

شرکت‌های دیگری هم در IEDM 2017 آمادگی فناوری‌های خود را برای قبول سفارش طراحی سیستم روی سیلیکن (SoC) اعلام کردند همچون گلوبال فاندریز<sup>۶</sup> که فناوری<sup>۷</sup> FDSOI با اندازه ۲۸ nm را برای طراحی RF و آنالوگ آماده کرده است و با پرش از فناوری ۱۰ nm، نسل FinFET<sup>۷</sup> نانومتری را برای مدارهای دیجیتال به‌ویژه حافظه آماده کرده است.

<sup>۱</sup> International Electron Device Meeting (IEDM)

<sup>۲</sup> SAQP=Self – Aligned Quad - Patterning

<sup>۳</sup> Work Function ( $\phi$ )

<sup>۴</sup> Contact over Active Gate

<sup>۵</sup> Electromigration

<sup>۶</sup> Global Foundaries

<sup>۷</sup> FDSOI=Fully-Depleted Silicon – on - Insulator

CAE-Leti از فرانسه فناوری FET چند طبقه بر اساس نانوسیم‌های<sup>۱</sup> سیلیکانی را ارائه کرده است. به موازات این نوآوری‌ها، ایتل فناوری<sup>۲</sup> 22FFL را معرفی می‌کند که در آن چینش ترانزیستور برای طراحی RF آماده شده است تا فرکانس  $f_T$  و  $f_{MAX}$  را مثلاً برای NMOS به ترتیب به ۲۳۰ GHz و ۲۸۴ GHz برساند. این فناوری دارای مقاومت‌های بزرگ، چاه  $n$  عمیق برای جدا کردن ترانزیستورهای RF، مقاومت دقیق، خازن‌های فلز - عایق - فلز (MIM) و اندوکتانس‌های با کیفیت بالا ( $high Q$ ) است.

در کنار این‌ها، کارگاه‌های آموزشی و سخنرانی‌هایی هم وجود دارند درباره ترانزیستورهای با خازن منفی<sup>۳</sup> مانند NC FinFET با فناوری ۱۴ nm از گلوبال فاندریز و NC FDSOI که در آن‌ها با به‌کار گرفتن مواد فروالکترونیک مثل ترکیب AI و اکسید هافنیوم (HfOx)، می‌توان از خازن دیفرانسیل منفی برای تقویت پتانسیل سطحی مرز کانال و گیت و در نتیجه تنظیم ولتاژ آستانه ترانزیستور و تنظیم  $I_{ON}/I_{OFF}$  استفاده کرد.

ترانزیستورهایی بر اساس اکسید وانادیوم ( $VO_2$ ) معرفی شدند که در آن‌ها گذار فاز از فلز - به - عایق و بالعکس، امکانات جالبی را پیش روی طراحان مدار قرار می‌دهد.

در نشست‌های مربوط به حافظه، فناوری‌هایی همانند RAM‌های مقاومتی یا<sup>۴</sup> ReRAM معرفی شدند که بر اساس گذار فاز در مقاومت‌های حافظه‌دار یا Memristor درست شده‌اند ولی می‌توان آن‌ها را برای ساخت حافظه‌هایی به‌کار برد که هر چه بیشتر عملکرد شبکه‌های عصبی و مغز را شبیه‌سازی کنند و بالاخره برای سیستم‌هایی دارای هوش مصنوعی<sup>۵</sup> (AI) بکار بروند.

حافظه‌هایی از نوع پیوند تونلی مغناطیسی<sup>۶</sup> (MTJ) و RAM مغناطیسی (MRAM) معرفی شدند که اساس کار آن‌ها تونل زدن گزینشی الکترون از درون یک سه لایه فرومغناطیسی است، بر حسب این‌که اسپین الکترون با مغناطش لایه reader موازی باشد یا نه.

اساس کار این نوع حافظه‌ها اثر مغناطورزیستانس بزرگ<sup>۷</sup> (GMR) است که توسط پیتر گرونبرگ<sup>۸</sup> و آلبرت فرت<sup>۹</sup> از آزمایشگاه‌های پژوهشی یولیش (Jülich) در آخن، آلمان کشف شد و در سال ۲۰۰۷ جایزه نوبل فیزیک را از آن، آن‌ها کرد. این پدیده در هد (head) یا دیسک‌خوان در دیسک‌های سخت کامپیوتر برای خواندن داده روی دیسک به‌کار می‌رود و به کمک حساسیت بالای پدیده GMR بود که توانستند چگالی ذخیره‌سازی روی دیسک را تا حد ترابایت افزایش دهند و از سویی اندازه و وزن دیسک سخت را کاهش دهند. ادواتی هم بر اساس گشتاور اسپین<sup>۱۰</sup> الکترون از شرکت‌های آی بی ام، گلوبال فاندریز و اور اسپین<sup>۱۱</sup> گزارش شده‌اند.

<sup>1</sup> Nanowires

<sup>2</sup> 22FFL=22nm FinFET Low power

<sup>3</sup> Negative Capacitance (NC)

<sup>4</sup> Resistive Random Access Memory (ReRAM)

<sup>5</sup> Artificial Intelligence

<sup>6</sup> Magnetic Tunnel Junctions

<sup>7</sup> Giant Magneto Resistance

<sup>8</sup> Peter Grünberg

<sup>9</sup> Albert Fert

<sup>10</sup> Spin - Torque

<sup>11</sup> Ever Spin

در کنار نشست‌های بالا، میزگردهای ویژه‌ای نیز برای مدل‌سازی فیزیکی، بهبود فرآیند ساخت و مشخصه‌یابی و آزمون ترانزیستورهای 5 nm وجود داشت و همین‌طور گزارش‌هایی از پیاده‌سازی گیت‌های کوانتومی براساس کیوبیت با اسپین الکترون در فناوری‌های سازگار با CMOS که در آن‌ها اسپین الکترون را می‌توان به کمک اثر نسبیتی<sup>1</sup> SOI، به وسیله میدان الکتریکی گیت ترانزیستور کنترل کرد. برای دیدن گزارش‌ها و نشست‌های این گردهمایی می‌توانید به سایت <https://ieeexplore.org> و یا مجموعه مقاله‌های آن در [ieeexplore](https://ieeexplore.org) مراجعه کنید.

همین چشم‌انداز کوتاه کافی است که نشان دهد فناوری بی‌سیم نسل پنجم (5G)، اینترنت اشیا<sup>2</sup> (IOT)، رباتیک و هوش مصنوعی (AI)، پردازش هوشمند داده‌های بزرگ (Big Data)، محاسبات ابری (cloud computing)، محاسبات کوانتومی، نیاز به پردازش موازی و حافظه زیاد برای ذخیره‌سازی داده‌های علمی (Data Center) و ... همه انگیزه‌ها و نیروهای محرک نوآوری‌های گزارش شده در IEDM هستند.

موارد بالا، افزون بر این که خبر خوبی برای طراحان آنالوگ هستند و نشان می‌دهند که بازار کار و تقاضا برای طراحان آنالوگ همواره وجود دارد و حتی افزایش هم می‌یابد، ولی از سویی این هشدار را می‌دهند که همانند گذشته نمی‌توان از فیزیک فناوری جدید و بنیاد کاری این افزارها کناره گرفت و ترانزیستور را جعبه‌ای سیاه با مدل داده شده فرض کرد و تلاش خود را روی طراحی و ابتکارات مداری متمرکز کرد. اگر در دو یا سه دهه گذشته می‌شد با معادله رانش - نفوذ<sup>3</sup>، حرکت الکترون در کانال FET را همانند ذره یا سیالی کلاسیکی حل کرد و معادله‌ای ساده بین I و V برای طراحی به دست آورد، دیگر امروز این روش قابل کاربرد نیست. به‌عنوان مثالی دیگر از ناکارآمدی روش‌های مدل‌سازی کلاسیکی، عبور موج میکروویو از یک موج‌بَر را در نظر بگیرید. اگر موج‌بَر یا خط انتقال دارای لبه‌های بریده و یا با پستی و بلندی باشد، موج می‌تواند دچار بازتاب شود و این ضریب گذر سیگنال مثلاً  $S_{21}$  را کاهش می‌دهد. الکترون هم در گذر از یک کانال 5 نانومتری می‌تواند به شوئند<sup>4</sup> (دلیل) ناآراستگی‌ها و پستی بلندی‌های اتمی در فرآیند زدایش<sup>4</sup> براساس فیزیک کوانتومی، دچار بازتاب شود و طراح آنالوگ این اثر را به شکل کاهش جریان در مشخصه I-V می‌بیند. اثرات دیگری مثل نشست جریان به درین و سورس در اثر گیت<sup>5</sup> (GIDL و GISL)، تونل زدن از یک باند انرژی به باند دیگر<sup>6</sup> (BTBT) و اثر تونل زدن از گیت به کانال و بالعکس، همه پدیده‌هایی هستند که در اندازه کوچک مهم می‌شوند و  $I_{off}$  ترانزیستور را افزایش می‌دهند. از این‌رو هر چه فناوری CMOS به‌سوی اندازه‌های کوچک‌تر پیش برود، بر پیچیدگی فیزیک، مدل‌ها و تعداد معادلات مدل‌کننده ترانزیستور افزوده می‌شود. پس در این روند پرشتاب فناوری، باید طراحان آنالوگ و حتی دیجیتال، فیزیک آگاه (physics-aware) هم باشند.

<sup>1</sup> SOI=Spin-Orbit-Interaction

<sup>2</sup> IoT=Internet of Things

<sup>3</sup> Drift - Diffusion

<sup>4</sup> Etching

<sup>5</sup> GIDL=Gate Induced Drain Leakage

<sup>6</sup> BTBT=Band To Band Tunneling

GISL= Gate Induced Source Leakage

IEDM هشداری به برنامه‌ریزان درسی رشته مهندسی برق نیز هست. هنوز دانشکده‌های مهندسی برق بی‌شماری در کشورهای مختلف هستند که درس‌های فیزیک کوانتومی، فیزیک حالت جامد و مواد را درس‌های تجملی و یا در بهترین حالت «مباحث ویژه» می‌دانند.

از سویی اهمیت دادن بیش از اندازه و کمی به مقاله‌های پژوهشی و شمارش تعداد مقالات و حتی در مواردی جمع زدن ضریب تأثیر<sup>۱</sup> مقاله‌ها برای ارزش‌یابی استخدامی و ارتقای شغلی باعث شده که فرصت تدریس با کیفیت و ژرف از معلمان گرفته شود و دانش‌جویان هم فرصت مطالعه ژرف و یافتن دید گسترده از رشته خود، ارتباط آن با رشته‌های دیگر و حتی تاریخ رشته خود را از دست بدهند. روند گفته شده سرعت روزآمد کردن مواد درسی و مجهز کردن درس‌ها به ابزارهای موردنیاز ناشی از کم‌رنگ شدن مرز الکترونیک و فیزیک را، از سرعت پیشرفت فناوری و پیدایش چالش‌ها و مسأله‌های نوین، کندتر می‌کند.

خوش‌بختانه هنوز معلمانی هستند چون بهزاد رضوی، سوپریو داتا<sup>۲</sup> و ... که با تلاش و علاقه سعی کرده‌اند در دو دهه گذشته این خلاء را با کتاب‌های سودمند خود پر کنند. برای مثال سوپریو داتا که از استادان مهندسی برق دانشگاه پردو<sup>۳</sup> است، روش<sup>۴</sup> Keldysh یا<sup>۵</sup> (NEGF) را که ابزاری در نظریه میدان‌های کوانتومی است، به شکلی ساده و قابل فهم برای مهندسان برق دوباره نویسی کرد و آن‌را در درس‌های ادوات نیمه‌رسانا و مدل‌سازی ترانزیستور گنجانده. حاصل این درس‌ها کتاب «ترابرد کوانتومی: از اتم تا ترانزیستور»<sup>۶</sup> و کتاب‌های نغز و سودمند دیگر است. او از دو دهه پیش ضرورت فیزیک- آگاه کردن مهندسان الکترونیک را احساس کرده بود و به پرورش شاگردانی با این دیدگاه پرداخته است و سایت اینترنتی [nanohub.org](http://nanohub.org) را به همراه همکاران خود در دانشگاه پردو راه‌اندازی کرد که به بینندگان شبیه‌سازی ترانزیستورهای نانومتری را آموزش می‌دهد. شرکت Synopsys که از بزرگترین سازندگان نرم‌افزارهای شبیه‌سازی ادوات نیمه‌رسانا و مدار است، روش NEGF را در ابزارهای خود امروزه به کار می‌برد که روشی استاندارد است برای بدست آوردن مشخصه I-V ترانزیستورهای نانومتری مثل FinFET، FDSOI و NWFET.

رویدادهای علمی و فنی همانند IEDM نشان می‌دهند که مرز میان فیزیک و مهندسی الکترونیک در حال کم‌رنگ شدن است و این فرصت مناسبی است برای هر دو طرف که هر چه بیشتر از روش‌ها و دیدگاه‌های هم برای حل مسأله‌های نوین، فرابگیرند و بهترین الگو درس گرفتن از گذشته است و بازگشت به اصل.

وقتی در تابستان سال ۲۰۱۷، جناب آقای مهندس شیرازی، مدیر محترم انتشارات نیاز دانش، پیشنهاد ترجمه و ویرایش دوم این کتاب را مطرح کردند، قرار شد که بنده کتاب را ببینم و به ایشان

<sup>۱</sup> Impact Factor

<sup>۲</sup> Supriyo Datta

<sup>۳</sup> Purdue University

<sup>۴</sup> منسوب به لئونید ونیامینویچ کلدوش (L.V.Keldysh) فیزیکدان روسی از پیشگامان نظریه میدان‌های کوانتومی و اکسایتون (exciton) در نیمه رساناها (تولد ۱۹۳۱- فوت ۲۰۱۶)

<sup>۵</sup> Non Equilibrium Green Function (NEGF)

<sup>۶</sup> Supriyo Datta, "Quantum Transport: Atom to Transistor", Cambridge University press, 2013.

پاسخ بدهم. پس از دیدن بخش‌هایی دربارهٔ روش بُود، قضیهٔ میدلبروک یا<sup>۱</sup> EET و فصلی ویژه برای طراحی نانومتری، ترجمهٔ این کتاب را بدون درنگ پذیرفتم. دلیل آن دیدن دو مورد در کتاب بود: بازگشت به اصل و نگاهی به آینده. این از ویژگی‌های ضروری یک معلم ورزیده و علاقه‌مند هم‌چون رضوی و داتا است که شاگردان خود را برای حل مسائل جدید و به روز آماده کند و از سوئی خود به جستجو و کندوکاو در منابع مختلف و حتی قدیمی بپردازد تا روش‌هایی ناب را بیابد و برای حل مسائل جدید به کار ببرد و با یافتن و نشان دادن همانندی بین دو روش به ظاهر متفاوت در دو رشتهٔ مختلف، دید شاگردان و خوانندگان را افزایش دهد. چهار قانونی که خود نویسنده در پیشگفتار بر می‌شمرد نشانهٔ همین ورزیدگی و علاقه به معلمی است.

از این رو ترجمهٔ ویرایش دوم را از فصل ۱۱، ۲ و ۱۷ آغاز کردم تا پایان کتاب. ترجمهٔ این کتاب برای بنده که حدود یک دهه از طراحی مدار دور شده بودم، سفری بود به گذشته و فرصتی بود برای بازآموزی طراحی آنالوگ از معلم واقعی آن. و نیز مایهٔ خشنودی بود که زمینهٔ پژوهشی بنده، یعنی ترابرد الکترون در نانوسیم‌های سیلیکانی و کامپیوترهای کوانتومی را در حال همگرایی با فناوری CMOS دیدم و خشودی از این‌که خواندن کتاب‌های بُود و میدلبروک در کتاب‌خانهٔ کوچک شرکت کاوش کام آسیا حدود پانزده سال گذشته، هرگز اتلاف وقت نبود.

در مورد این کتاب و نویسندهٔ آن، پروفیسور بهزاد رضوی، نیازی به نوشتن چیزی نمی‌بینیم، چون پیش‌گفتار ایشان، فهرست مطالب جدید در کتاب و توصیهٔ کتاب توسط استادان مختلف این رشته در پشت جلد به اندازهٔ کافی گویاست و شخص ایشان هم به خوبی برای خوانندگان ایرانی آشناست. پس به گفتن یک خاطره بسنده می‌کنم.

بیش از پانزده سال پیش در یکی از نشست‌های هفتگی هیئت تحریریهٔ مجلهٔ برق شریف، سردبیر مجله، آقای مهندس علی کافی که مدیریت گروه برق مرکز نشر دانشگاهی را هم بر عهده داشتند، برایمان این خاطره را تعریف کردند. ایشان می‌گفت حدود چندین سال پیش‌تر (ظاهراً دهه ۶۰ شمسی) روزی جوانی دانشجوی به دفتر ایشان می‌آید و می‌گوید که می‌خواهد کتاب تحلیل و طراحی مدارهای مجتمع آنالوگ نوشتهٔ گری و مایر را ترجمه کند تا مرکز نشر دانشگاهی آن را به چاپ برساند. با کمی ناباوری یا کمی جدی نگرفتن یک دانشجوی، به او گفته می‌شود که برود ترجمه کند و بیاورد تا اگر خوب بود چاپ کنیم. بعد از مدت کوتاهی (حدود یک هفته) جوان مترجم با انبوهی کاغذ باز می‌گردد. بعد از این‌که ترجمه بررسی می‌شود آن را بسیار خوب می‌یابند و ترجمهٔ کتاب گری و مایر به این ترتیب چاپ شد و این جوان مترجم کسی نبود جز بهزاد رضوی.

دیری نگذشت که این بار کتاب طراحی مدارهای مجتمع آنالوگ CMOS، نوشتهٔ «پروفیسور» بهزاد رضوی دست به دست میان دانشجویان و استادان می‌گشت و هنگامی که نسخه‌ای از آن را از آقای دکتر علی فتوت احمدی برای ترجمه امانت گرفتم، دیگر شیرازهٔ کتاب از هم گسسته بود. پس از تماس با پروفیسور رضوی و جویا شدن نظر ایشان دربارهٔ ترجمه، ضمن تشویق بنده و همکارم آقای مهندس حسن معارفی، گفتند: «یادتان باشد که ترجمه کار بسیار سختی است.» و براستی این‌گونه هم بود.

<sup>۱</sup> EET=Extra Element Theorem

ویرایش دوم فرصتی داد تا خطاهای برجای مانده در ترجمه ویرایش نخست را اصلاح کنم، خطاهایی که به شونتد (دلیل) هم‌زمان شدن کار ترجمه، خدمت سربازی و مهاجرت از دید پوشیده ماند. در این ویرایش هم به دلیل دست تنها بودن در ترجمه و حجم بالای کتاب، احتمال برجای ماندن خطا وجود دارد. از خواننده گرامی خواهش می‌کنم آن‌را به بنده (d\_shiri@yahoo.com) یا انتشارات نیاز دانش گوشزد کنند تا در نسخه‌های آینده درست شود.

پیوست کوتاهی درباره فناوری ساخت FinFET افزوده‌ام که با توجه به تفاوت‌های بی‌شمار بین فرآیندهای سازندگان مختلف، این پیوست یک روند ساده شده و مشترکات مهم بین این روش‌هاست. شاید در آینده به این پیوست نیاز نباشد و خود نویسنده فصلی کامل براساس استاندارد آن زمان بنویسد.

در مورد واژگان معادل، فیدبک، فید فوروارد، سورس، درین و گیت را به همین صورت نوشته‌ام و معادل‌هایی همانند پس‌خور، پیش‌خور، چشمه و کشانه و دریچه را به کار نبردم چون هنوز مطمئن نیستم که همه کتاب‌های درسی و رسانه‌ها این معادل‌ها را به کار می‌برند.

اگرچه واژه‌گزینی برای واژگان فنی کاری ستوده است و شایسته سپاس‌گزاری ولی ترجمه یک‌به‌یک از انگلیسی به فارسی و یا جایگزین کردن واژه انگلیسی با عربی کار را تمام نمی‌کند. اگرچه در واژه فیدبک (feedback)، بخش نخست واژه از خوراندن (to feed) آمده ولی لزومی ندارد که «خور» را همه‌جا به دنبال بکشیم. کافی است نگاهی به معادل آلمانی (die Rückkoppelung) و یا سوئدی (återkoppling) بیندازیم تا ببینیم که مفهوم واقعی فیدبک در این واژگان نهفته است که به معنی «بازگشته»، «پس‌داده»، «بازگردانده» است یعنی «بازگرداندن» بخشی از خروجی به ورودی سیستم برای ارزیابی خطا. زبان‌های دور از زبان انگلیسی، سرچشمه‌های سودمندتری برای واژه‌گزینی هستند. برای مثال در زبان ژاپنی، برای واژه الکترون و اتم به ترتیب معادل «دن‌شی = بچه برق» و «گن‌شی = بچه ماده» توصیه شده و در تمام کشور ژاپن (رادپو، تلویزیون، روزنامه و کتاب) به کار می‌رود. یا در زبان ایسلندی برای تلویزیون واژه شون‌وارپ (sjonvarp) یعنی «نما افکن» توصیه شده و در تمام کشور به کار می‌رود تا زبان قدیمی ایسلندی از آماج واژگان انگلیسی در فناوری جدید، پاس داشته بماند.

باز هم از آقای مهندس حمیدرضا شیرازی، مدیر محترم انتشارات نیازدانش، که فرصت ترجمه ویراست دوم این کتاب را به بنده دادند سپاس‌گزارم. انتشارات نیاز دانش شایسته سپاس همه کسانی است که به پیشرفت دانش و ترویج کتاب و کتاب‌خوانی در ایران دل بسته‌اند.

دوست بزرگوارم آقای دکتر علی پارسا (از دانشجویان پیشین پروفیسور بهزاد رضوی) در یافتن بعضی از خطاهای کتاب به من کمک کردند. سال‌ها پیش، ترجمه دو کتاب از پروفیسور رضوی را هم به دست ایشان در UCLA رساندند. صمیمانه از ایشان سپاس‌گزارم.

در پایان این ترجمه کوچک را پیش‌کش می‌کنم به روان پاک شهیدان سرافراز هشت سال جنگ واداشته و نابرابر به میهنم ایران، به‌ویژه استاد شهید مهندس غلام‌رضا رضایی.

داریوش شیری

زمستان ۲۰۱۹ - سوئد

## فهرست مطالب

| عنوان   | شماره صفحه |
|---|------------|
| <b>فصل ۱ / آشنایی با طراحی آنالوگ.....</b>            |            |
| ۱-۱ چرا آنالوگ؟.....                                  | ۲۷         |
| ۱-۱-۱ سنجش و پردازش سیگنال‌ها.....                    | ۲۷         |
| ۱-۱-۲ وقتی سیگنال‌های دیجیتال آنالوگ می‌شوند.....     | ۲۸         |
| ۱-۱-۳ نیاز به طراحی آنالوگ بالاست.....                | ۳۰         |
| ۱-۱-۴ چالش‌های طراحی آنالوگ.....                      | ۳۱         |
| ۲-۱ چرا مجتمع؟.....                                   | ۳۲         |
| ۳-۱ چرا CMOS؟.....                                    | ۳۲         |
| ۴-۱ چرا این کتاب؟.....                                | ۳۳         |
| ۵-۱ سطوح تجرید (abstraction).....                     | ۳۳         |
| <b>فصل ۲ / فیزیک پایه ترانزیستور MOS.....</b>         |            |
| ۱-۲ ملاحظات کلی.....                                  | ۳۶         |
| ۱-۱-۲ MOSFET به عنوان نوعی کلید.....                  | ۳۶         |
| ۲-۱-۲ ساختار MOSFET.....                              | ۳۶         |
| ۳-۱-۲ نشانه‌های MOS.....                              | ۳۹         |
| ۲-۲ مشخصه I/V برای MOS.....                           | ۴۰         |
| ۱-۲-۲ ولتاژ آستانه (threshold).....                   | ۴۰         |
| ۲-۲-۲ به دست آوردن مشخصه I / V.....                   | ۴۲         |
| ۳-۲-۲ ترانسانایی MOS.....                             | ۵۰         |
| ۳-۲ اثرات مرتبه دوم.....                              | ۵۲         |
| ۴-۲ مدل‌های ترانزیستور MOS.....                       | ۵۹         |
| ۱-۴-۲ چینش (layout) ترانزیستور MOS.....               | ۵۹         |
| ۲-۴-۲ خازن‌های ترانزیستور MOS.....                    | ۶۱         |
| ۳-۴-۲ مدل سیگنال کوچک MOS.....                        | ۶۵         |
| ۴-۴-۲ مدل‌های SPICE برای MOS.....                     | ۷۰         |
| ۵-۴-۲ مقایسه NMOS با PMOS.....                        | ۷۱         |
| ۶-۴-۲ مقایسه کانال بلند و کانال کوتاه.....            | ۷۱         |
| ۵-۲ پیوست الف: FinFET‌ها.....                         | ۷۱         |
| ۶-۲ پیوست (ب): رفتار افزاره MOS به عنوان یک خازن..... | ۷۳         |



|     |   |       |
|-----|---|-------|
| ۸۳  | فصل ۳ / تقویت‌کننده‌های یک طبقه             | ۸۳    |
| ۸۳  | کاربردها                                    | ۱-۳   |
| ۸۴  | ملاحظات کلی                                 | ۲-۳   |
| ۸۶  | طبقه سورس - مشترک                           | ۳-۳   |
| ۸۶  | ۱-۳-۳ طبقه سورس مشترک با بار مقاومتی        | ۳-۳-۳ |
| ۹۲  | ۲-۳-۳ طبقه CS با بار دیودی                  | ۳-۳-۳ |
| ۹۹  | ۳-۳-۳ طبقه CS با بار منبع جریان             | ۳-۳-۳ |
| ۱۰۱ | ۴-۳-۳ طبقه CS با بار فعال                   | ۳-۳-۳ |
| ۱۰۲ | ۵-۳-۳ طبقه CS با بار تریودی                 | ۳-۳-۳ |
| ۱۰۳ | ۶-۳-۳ طبقه CS با سورس سوده (degenerate)     | ۳-۳-۳ |
| ۱۱۱ | پیرو سورس (Source Follower)                 | ۴-۳   |
| ۱۲۱ | طبقه گیت مشترک                              | ۵-۳   |
| ۱۳۰ | طبقه کسکود                                  | ۶-۳   |
| ۱۴۰ | ۱-۶-۳ کسکود ناشده (folded)                  | ۳-۳-۶ |
| ۱۴۳ | انتخاب مدل ترانزیستور                       | ۷-۳   |
| ۱۵۳ | فصل ۴ / تقویت‌کننده‌های دیفرانسیلی          | ۱۵۳   |
| ۱۵۳ | کارکرد تک‌سر و دیفرانسیلی                   | ۱-۴   |
| ۱۵۶ | زوج دیفرانسیل پایه                          | ۲-۴   |
| ۱۵۷ | ۱-۲-۴ تحلیل کیفی                            | ۴-۲-۱ |
| ۱۶۱ | ۲-۲-۴ تحلیل کمی                             | ۴-۲-۲ |
| ۱۷۴ | ۳-۲-۴ زوج دیفرانسیل سوده شده                | ۴-۲-۳ |
| ۱۷۵ | پاسخ مُد - مشترک                            | ۳-۴   |
| ۱۸۳ | زوج دیفرانسیلی با بارهای MOS                | ۴-۴   |
| ۱۸۶ | سلول گیلبرت (Gilbert)                       | ۵-۴   |
| ۱۹۷ | فصل ۵ / آینه‌های جریان و روش‌های بایاس      | ۱۹۷   |
| ۱۹۷ | آینه جریان‌های ساده                         | ۱-۵   |
| ۲۰۴ | آینه جریان‌های کسکود                        | ۲-۵   |
| ۲۱۳ | آینه جریان‌های فعال                         | ۳-۵   |
| ۲۱۶ | ۱-۳-۵ تحلیل سیگنال بزرگ                     | ۵-۳-۱ |
| ۲۲۰ | ۲-۳-۵ تحلیل سیگنال - کوچک                   | ۵-۳-۲ |
| ۲۲۵ | ۳-۳-۵ ویژگی‌های مُد - مشترک                 | ۵-۳-۳ |
| ۲۲۹ | ۴-۳-۵ ویژگی‌های دیگر در OTA پنج ترانزیستوری | ۵-۳-۴ |
| ۲۳۰ | روش‌های بایاس                               | ۴-۵   |

|   |       |  |
|---|-------|--|
| ۲۳۰.....  | ۱-۴-۵ | بایاس CS                                 |
| ۲۳۵.....  | ۲-۴-۵ | بایاس CG                                 |
| ۲۳۶.....  | ۳-۴-۵ | بایاس سورس پیرو                          |
| ۲۳۷.....  | ۴-۴-۵ | بایاس زوج دیفرانسیل                      |
| <b>فصل ۶ / پاسخ فرکانسی تقویت کننده‌ها..... ۲۴۷</b> |       |  |
| ۲۴۷.....  | ۱-۶   | ملاحظات کلی                              |
| ۲۴۸.....  | ۱-۱-۶ | اثر میلر (Miller)                        |
| ۲۵۴.....  | ۲-۱-۶ | تخصیص قطب به گره‌ها                      |
| ۲۵۶.....  | ۲-۶   | طبقه سورس - مشترک                        |
| ۲۶۵.....  | ۳-۶   | سورس پیروها                              |
| ۲۷۲.....  | ۴-۶   | طبقه گیت - مشترک                         |
| ۲۷۵.....  | ۵-۶   | طبقه کسکود                               |
| ۲۷۸.....  | ۶-۶   | زوج دیفرانسیلی                           |
| ۲۷۸.....  | ۱-۶-۶ | زوج دیفرانسیلی با بارهای غیر فعال (پسیو) |
| ۲۸۱.....  | ۲-۶-۶ | زوج دیفرانسیلی با بار فعال               |
| ۲۸۴.....  | ۷-۶   | مصالحه بهره - پهنای باند                 |
| ۲۸۴.....  | ۱-۷-۶ | مدارهای تک قطبی                          |
| ۲۸۶.....  | ۲-۷-۶ | مدارهای چند قطبی                         |
| ۲۸۷.....  | ۸-۶   | پیوست الف: قضیه عنصر اضافی یا (EET)      |
| ۲۹۰.....  | ۹-۶   | پیوست ب: روش ثابت زمانی مقدار - صفر      |
| ۲۹۵.....  | ۱۰-۶  | پیوست ج: دوگان قضیه میلر                 |
| <b>فصل ۷ / نویز (Noise)..... ۳۰۳</b>                |       |  |
| ۳۰۳.....  | ۱-۷   | ویژگی‌های آماری نویز                     |
| ۳۰۶.....  | ۱-۱-۷ | طیف نویز                                 |
| ۳۱۰.....  | ۲-۱-۷ | توزیع دامنه                              |
| ۳۱۱.....  | ۳-۱-۷ | منابع همبسته و ناهمبسته                  |
| ۳۱۲.....  | ۴-۱-۷ | نسبت سیگنال به نویز                      |
| ۳۱۳.....  | ۵-۱-۷ | روش تحلیل نویز                           |
| ۳۱۴.....  | ۲-۷   | انواع نویز                               |
| ۳۱۴.....  | ۱-۲-۷ | نویز حرارتی                              |
| ۳۲۱.....  | ۲-۲-۷ | نویز فلیکر (Flicker)                     |
| ۳۲۵.....  | ۳-۷   | نمایش نویز در مدارها                     |
| ۳۳۴.....  | ۴-۷   | نویز در تقویت کننده‌های یک طبقه          |

|     |       |   |      |
|-----|-------|---|------|
| ۳۳۶ | ..... | ۱-۴-۷ طبقه سورس - مشترک                   |      |
| ۳۴۲ | ..... | ۲-۴-۷ طبقه گیت مشترک                      |      |
| ۳۴۶ | ..... | ۳-۴-۷ سورس پیرو                           |      |
| ۳۴۷ | ..... | ۴-۴-۷ Cascode                             |      |
| ۳۴۸ | ..... | نویز در آیینه‌های جریان                   | ۵-۷  |
| ۳۵۰ | ..... | نویز در زوج‌های دیفرانسیلی                | ۶-۷  |
| ۳۵۸ | ..... | رویاریبی نویز و توان                      | ۷-۷  |
| ۳۶۰ | ..... | پهنای باند نویز                           | ۸-۷  |
| ۳۶۱ | ..... | مسئله انتگرال‌گیری از نویز ورودی          | ۹-۷  |
| ۳۶۲ | ..... | پیوست الف: مسئله هم‌بستگی نویز            | ۱۰-۷ |
| ۳۷۳ | ..... | <b>فصل ۸ / فیدبک</b>                      |      |
| ۳۷۳ | ..... | ۱-۸ ملاحظات کلی                           |      |
| ۳۷۴ | ..... | ۱-۱-۸ ویژگی‌های مدارهای فیدبک‌دار         |      |
| ۳۸۲ | ..... | ۲-۱-۸ گونه‌های تقویت‌کننده                |      |
| ۳۸۵ | ..... | ۳-۱-۸ سازوکارهای سنچس و بازگرداندن        |      |
| ۳۸۷ | ..... | توپولوژی‌های فیدبک                        | ۲-۸  |
| ۳۸۸ | ..... | ۱-۲-۸ فیدبک ولتاژ - ولتاژ                 |      |
| ۳۹۴ | ..... | ۲-۲-۸ فیدبک جریان - ولتاژ                 |      |
| ۳۹۷ | ..... | ۳-۲-۸ فیدبک ولتاژ - جریان                 |      |
| ۴۰۱ | ..... | ۴-۲-۸ فیدبک جریان - جریان                 |      |
| ۴۰۲ | ..... | اثر فیدبک روی نویز                        | ۳-۸  |
| ۴۰۴ | ..... | مشکلات تحلیل فیدبک                        | ۴-۸  |
| ۴۰۸ | ..... | بارگذاری                                  | ۵-۸  |
| ۴۰۸ | ..... | ۱-۵-۸ مدل‌های شبکه دو-پورت                |      |
| ۴۱۰ | ..... | ۲-۵-۸ بارگذاری در فیدبک ولتاژ - ولتاژ     |      |
| ۴۱۵ | ..... | ۳-۵-۸ بارگذاری در فیدبک جریان - ولتاژ     |      |
| ۴۱۸ | ..... | ۴-۵-۸ بارگذاری در فیدبک ولتاژ - جریان     |      |
| ۴۲۱ | ..... | ۵-۵-۸ بارگذاری در فیدبک جریان - جریان     |      |
| ۴۲۳ | ..... | ۶-۵-۸ خلاصه اثرات بارگذاری                |      |
| ۴۲۴ | ..... | روش بود (Bode) در تحلیل مدارهای فیدبک‌دار | ۶-۸  |
| ۴۲۴ | ..... | ۱-۶-۸ مشاهدات                             |      |
| ۴۲۵ | ..... | ۲-۶-۸ تفسیر ضرایب                         |      |
| ۴۳۰ | ..... | ۳-۶-۸ تحلیل بود (Bode)                    |      |
| ۴۳۵ | ..... | ۴-۶-۸ قضیه امیدانس بلاکمن (Blackman)      |      |

|          |   |      |
|----------|---|------|
| ۴۴۳..... | روش میدلبروک (Middlebrook).....               | ۷-۸  |
| ۴۴۴..... | دشواری‌های محاسبه بهره حلقه.....              | ۸-۸  |
| ۴۴۴..... | ۱-۸-۸ مفاهیم اولیه.....                       |      |
| ۴۴۸..... | ۲-۸-۸ مشکلات نسبت بازگشتی.....                |      |
| ۴۴۹..... | تفسیر دیگری از روش بُود.....                  | ۹-۸  |
| ۴۶۱..... | <b>فصل ۹/ تقویت‌کننده‌های عملیاتی.....</b>    |      |
| ۴۶۱..... | ۱-۹ ملاحظات کلی.....                          |      |
| ۴۶۲..... | ۱-۱-۹ پارامترهای کاری.....                    |      |
| ۴۶۷..... | ۲-۹ آپ‌امپ‌های یک طبقه.....                   |      |
| ۴۶۷..... | ۱-۲-۹ توپولوژی‌های ساده.....                  |      |
| ۴۷۲..... | ۲-۲-۹ رویه طراحی.....                         |      |
| ۴۷۵..... | ۳-۲-۹ تغییر خطی اندازه‌ها.....                |      |
| ۴۷۶..... | ۴-۲-۹ آپ‌امپ‌های کسکود - تا شده (Folded)..... |      |
| ۴۸۰..... | ۵-۲-۹ ویژگی‌های کسکود - تا شده.....           |      |
| ۴۸۱..... | ۶-۲-۹ رویه طراحی.....                         |      |
| ۴۸۳..... | آپ‌امپ‌های دو طبقه.....                       | ۳-۹  |
| ۴۸۶..... | ۱-۳-۹ فرآیند طراحی.....                       |      |
| ۴۸۸..... | بهره‌افزایی (Gain Boosting).....              | ۴-۹  |
| ۴۸۸..... | ۱-۴-۹ مفهوم پایه.....                         |      |
| ۴۹۳..... | ۲-۴-۹ پیاده‌سازی مدار.....                    |      |
| ۴۹۷..... | ۳-۴-۹ پاسخ فرکانسی.....                       |      |
| ۴۹۹..... | مقایسه.....                                   | ۵-۹  |
| ۵۰۰..... | محاسبه سوینگ خروجی.....                       | ۶-۹  |
| ۵۰۱..... | فیدبک مُد - مشترک.....                        | ۷-۹  |
| ۵۰۱..... | ۱-۷-۹ مفاهیم پایه.....                        |      |
| ۵۰۴..... | ۲-۷-۹ روش‌های سنجش CM.....                    |      |
| ۵۰۸..... | ۳-۷-۹ روش‌های فیدبک CM.....                   |      |
| ۵۱۶..... | ۴-۷-۹ CMFB در آپ‌امپ‌های دو طبقه.....         |      |
| ۵۱۹..... | محدودیت‌های گستره ورودی.....                  | ۸-۹  |
| ۵۲۱..... | آهنگ چرخش (Slew).....                         | ۹-۹  |
| ۵۲۹..... | آپ‌امپ‌هایی با آهنگ چرخش بالا.....            | ۱۰-۹ |
| ۵۲۹..... | ۱-۱۰-۹ آپ‌امپ‌های یک طبقه.....                |      |
| ۵۳۲..... | ۲-۱۰-۹ آپ‌امپ‌های دو طبقه.....                |      |
| ۵۳۳..... | حذف اثر منبع تغذیه.....                       | ۱۱-۹ |

|   |   |      |
|---|---|------|
| ۵۳۵.....  | نویز در آپامپ‌ها.....                                 | ۱۲-۹ |
| <b>فصل ۱۰ / پایداری و جبران‌سازی فرکانسی.....</b> |   |      |
| ۵۴۷.....  | ملاحظات کلی.....                                      | ۱-۱۰ |
| ۵۵۲.....  | سیستم‌های چند قطبی.....                               | ۲-۱۰ |
| ۵۵۴.....  | کرانه (Margin) فاز.....                               | ۳-۱۰ |
| ۵۵۸.....  | مبانی جبران‌سازی فرکانسی.....                         | ۴-۱۰ |
| ۵۶۶.....  | جبران‌سازی آپامپ‌های دو طبقه.....                     | ۵-۱۰ |
| ۵۷۵.....  | چرخش (slewing) در آپامپ‌های دو طبقه.....              | ۶-۱۰ |
| ۵۷۸.....  | روش‌های دیگر جبران‌سازی.....                          | ۷-۱۰ |
| ۵۸۳.....  | معیار پایداری نایکوئیست.....                          | ۸-۱۰ |
| ۵۸۳.....  | ۱-۸-۱۰ انگیزه.....                                    |      |
| ۵۸۵.....  | ۲-۸-۱۰ مفاهیم پایه.....                               |      |
| ۵۸۷.....  | ۳-۸-۱۰ ساختن منحنی‌های قطبی.....                      |      |
| ۵۹۳.....  | ۴-۸-۱۰ اصل کوشی (Cauchy).....                         |      |
| ۵۹۳.....  | ۵-۸-۱۰ روش نایکوئیست (Nyquist).....                   |      |
| ۵۹۷.....  | ۶-۸-۱۰ سیستم‌هایی با قطب در مبدأ.....                 |      |
| ۶۰۱.....  | ۷-۸-۱۰ سیستم‌هایی با چند بار گذر از $180^\circ$ ..... |      |
| <b>فصل ۱۱ / بررسی طرح‌های نانومتري.....</b>       |   |      |
| ۶۰۹.....  | ملاحظات طراحی ترانزیستور.....                         | ۱-۱۱ |
| ۶۱۱.....  | اثرات زیر میکرونی عمیق.....                           | ۲-۱۱ |
| ۶۱۴.....  | تغییر (scaling) ترانسانایی.....                       | ۳-۱۱ |
| ۶۱۸.....  | طراحی ترانزیستور.....                                 | ۴-۱۱ |
| ۶۱۹.....  | ۱-۴-۱۱ طراحی برای $I_D$ و $V_{DSmin}$ داده شده.....   |      |
| ۶۲۲.....  | ۲-۴-۱۱ طراحی برای $I_D$ و $g_m$ داده شده.....         |      |
| ۶۲۵.....  | ۳-۴-۱۱ طراحی برای $g_m$ و $V_{DS,min}$ داده شده.....  |      |
| ۶۲۵.....  | ۴-۴-۱۱ طراحی برای $g_m$ داده شده.....                 |      |
| ۶۲۷.....  | ۵-۴-۱۱ گزینش طول کانال.....                           |      |
| ۶۲۷.....  | ۵-۱۱ مثال‌های طراحی آپ - امپ.....                     |      |
| ۶۲۷.....  | ۱-۵-۱۱ آپ‌امپ تلسکوپی.....                            |      |
| ۶۴۵.....  | ۲-۵-۱۱ آپ‌امپ دو طبقه.....                            |      |
| ۶۵۵.....  | ۶-۱۱ تقویت‌کننده پر سرعت.....                         |      |
| ۶۵۵.....  | ۱-۶-۱۱ ملاحظات کلی.....                               |      |
| ۶۶۱.....  | ۲-۶-۱۱ طراحی آپ امپ.....                              |      |

|          |  |      |
|----------|--|------|
| ۶۶۲..... | ۳-۶-۱۱ عملکرد سیگنال کوچک حلقه بسته.....             |      |
| ۶۶۴..... | ۴-۶-۱۱ تنظیم آپ امپ.....                             |      |
| ۶۶۵..... | ۵-۶-۱۱ رفتار سیگنال بزرگ.....                        |      |
| ۶۶۸..... | چکیده.....   | ۷-۱۱ |
| <hr/>    |  |      |
| ۶۷۱..... | <b>فصل ۱۲ / مرجع ولتاژ و جریان</b>                   |      |
| ۶۷۱..... | ۱-۱۲ ملاحظات کلی.....                                |      |
| ۶۷۲..... | ۲-۱۲ بایاس مستقل از منبع تغذیه.....                  |      |
| ۶۷۶..... | ۳-۱۲ مراجع مستقل از دما.....                         |      |
| ۶۷۶..... | ۱-۳-۱۲ ولتاژ با TC منفی.....                         |      |
| ۶۷۷..... | ۲-۳-۱۲ ولتاژ با TC مثبت.....                         |      |
| ۶۷۹..... | ۳-۳-۱۲ مرجع شکاف باند انرژی.....                     |      |
| ۶۸۸..... | ۴-۱۲ تولید جریان PTAT.....                           |      |
| ۶۹۰..... | ۵-۱۲ بایاس با $G_m$ ثابت.....                        |      |
| ۶۹۱..... | ۶-۱۲ مشکلات سرعت و نویز.....                         |      |
| ۶۹۶..... | ۷-۱۲ مراجع شکاف باند ولتاژ - پایین.....              |      |
| ۷۰۰..... | ۸-۱۲ مطالعه یک مدار خاص.....                         |      |
| <hr/>    |  |      |
| ۷۰۹..... | <b>فصل ۱۳ / درآمدی بر مدارهای کلیدی - خازنی</b>      |      |
| ۷۱۰..... | ۱-۱۳ ملاحظات کلی.....                                |      |
| ۷۱۵..... | ۲-۱۳ کلیدهای نمونه بردار.....                        |      |
| ۷۱۵..... | ۱-۲-۱۳ کلیدهای ماسفتی MOSFET.....                    |      |
| ۷۲۰..... | ۲-۲-۱۳ ملاحظات مربوط به سرعت.....                    |      |
| ۷۲۲..... | ۳-۲-۱۳ ملاحظاتی مربوط به دقت.....                    |      |
| ۷۲۶..... | ۴-۲-۱۳ حذف بار تزریقی.....                           |      |
| ۷۲۹..... | ۳-۱۳ تقویت کننده های کلیدی - خازنی.....              |      |
| ۷۲۹..... | ۱-۳-۱۳ بافر / نمونه بردار بهره - یک.....             |      |
| ۷۳۸..... | ۲-۳-۱۳ تقویت کننده های ناوارونگر (noninverting)..... |      |
| ۷۴۴..... | ۳-۳-۱۳ مدار دو برابر کننده دقیق.....                 |      |
| ۷۴۶..... | ۴-۱۳ انتگرال گیر کلیدی - خازنی.....                  |      |
| ۷۴۹..... | ۵-۱۳ فیدبک مد مشترک کلیدی - خازنی (SC).....          |      |
| <hr/>    |  |      |
| ۷۵۷..... | <b>فصل ۱۴ / اثر غیرخطی و ناهمسانی</b>                |      |
| ۷۵۷..... | ۱-۱۴ اثر غیرخطی.....                                 |      |
| ۷۵۷..... | ۱-۱-۱۴ ملاحظات کلی.....                              |      |

|                 |                                  |                                       |
|-----------------|----------------------------------|---------------------------------------|
| ۷۶۱.....        | ۲-۱-۱۴                           | اثر غیرخطی در مدارهای دیفرانسیلی      |
| ۷۶۳.....        | ۳-۱-۱۴                           | تأثیر فیدبک منفی بر خاصیت غیرخطی      |
| ۷۶۵.....        | ۴-۱-۱۴                           | اثر غیرخطی در خازن                    |
| ۷۶۶.....        | ۵-۱-۱۴                           | خاصیت غیرخطی در مدارهای نمونه بردار   |
| ۷۶۸.....        | ۶-۱-۱۴                           | روش‌های خطی سازی                      |
| ۷۷۵.....        | ۲-۱۴                             | ناهمسانی (Mismatch)                   |
| ۷۷۸.....        | ۱-۲-۱۴                           | اثر ناهمسانی                          |
| ۷۸۳.....        | ۲-۲-۱۴                           | روش‌های حذف آفست                      |
| ۷۸۸.....        | ۳-۲-۱۴                           | کاهش نویز به وسیله حذف آفست           |
| ۷۹۰.....        | ۴-۲-۱۴                           | تعریف دیگری برای CMRR                 |
| <b>۷۹۵.....</b> | <b>فصل ۱۵ / نوسان‌سازها</b>      |                                       |
| ۷۹۵.....        | ۱-۱۵                             | ملاحظات کلی                           |
| ۷۹۷.....        | ۲-۱۵                             | نوسان‌سازهای حلقوی                    |
| ۸۰۹.....        | ۳-۱۵                             | نوسان‌سازهای LC                       |
| ۸۰۹.....        | ۱-۳-۱۵                           | مفاهیم پایه                           |
| ۸۱۳.....        | ۲-۳-۱۵                           | نوسان‌ساز Cross-Coupled (ضربدری)      |
| ۸۱۶.....        | ۳-۳-۱۵                           | نوسان‌ساز کلپیتز (Colpitts)           |
| ۸۱۹.....        | ۴-۳-۱۵                           | نوسان‌سازهای یک دهانه‌ای              |
| ۸۲۴.....        | ۴-۱۵                             | نوسان‌سازهای کنترل شده با ولتاژ (VCO) |
| ۸۲۷.....        | ۱-۴-۱۵                           | تنظیم نوسان‌سازهای حلقوی              |
| ۸۳۷.....        | ۲-۴-۱۵                           | تنظیم در نوسان‌سازهای LC              |
| ۸۴۱.....        | ۵-۱۵                             | مدل ریاضی VCOها                       |
| <b>۸۴۹.....</b> | <b>فصل ۱۶ / حلقه‌های قفل فاز</b> |                                       |
| ۸۴۹.....        | ۱-۱۶                             | PLL ساده                              |
| ۸۵۰.....        | ۱-۱-۱۶                           | آشکارساز فاز                          |
| ۸۵۱.....        | ۲-۱-۱۶                           | توپولوژی پایه PLL                     |
| ۸۶۰.....        | ۳-۱-۱۶                           | دینامیک PLL ساده                      |
| ۸۶۷.....        | ۲-۱۶                             | PLLهایی پمپ باز                       |
| ۸۶۸.....        | ۱-۲-۱۶                           | مسئله گیراندازی قفل                   |
| ۸۶۹.....        | ۲-۲-۱۶                           | آشکارساز فاز / فرکانس                 |
| ۸۷۳.....        | ۳-۲-۱۶                           | پمپ بار                               |
| ۸۷۴.....        | ۴-۲-۱۶                           | PLL پمپ بار ساده                      |
| ۸۸۲.....        | ۳-۱۶                             | اثرات غیر ایده‌آل در PLLها            |

|       |       |   |
|-------|-------|---|
| ۸۸۲   | ..... | ۱-۳-۱۶ اثرات غیر ایده‌آل PFD/CP                 |
| ۸۸۷   | ..... | ۲-۳-۱۶ لرزش در PLLها                            |
| ۸۸۹   | ..... | ۴-۱۶ حلقه‌های قفل درنگ (DLL)                    |
| ۸۹۲   | ..... | ۵-۱۶ کاربردها                                   |
| ۸۹۲   | ..... | ۱-۵-۱۶ ضرب و سنتز فرکانس                        |
| ۸۹۵   | ..... | ۲-۵-۱۶ کاهش جابجایی (skew)                      |
| ۸۹۶   | ..... | ۳-۵-۱۶ کاهش لرزش (jitter)                       |
| <hr/> |       |   |
| ۸۹۹   | ..... | فصل ۱۷ / اثرات کانال کوتاه و مدل‌های ترانزیستور |
| ۹۰۰   | ..... | ۱-۱۷ نظریه کوچک شدن (Scaling)                   |
| ۹۰۴   | ..... | ۲-۱۷ اثرات کانال - کوتاه                        |
| ۹۰۴   | ..... | ۱-۲-۱۷ تغییر ولتاژ آستانه                       |
| ۹۰۷   | ..... | ۲-۲-۱۷ کاهش قابلیت تحرک با میدان عمودی          |
| ۹۰۸   | ..... | ۳-۲-۱۷ اشباع سرعت                               |
| ۹۱۰   | ..... | ۴-۲-۱۷ اثرات الکترون‌های داغ [پرانرژی]          |
| ۹۱۱   | ..... | ۵-۲-۱۷ تغییر امپدانس خروجی با ولتاژ درین - سورس |
| ۹۱۲   | ..... | ۳-۱۷ مدل‌های افزاره MOS                         |
| ۹۱۳   | ..... | ۱-۳-۱۷ مدل سطح ۱                                |
| ۹۱۳   | ..... | ۲-۳-۱۷ مدل سطح ۲                                |
| ۹۱۶   | ..... | ۳-۳-۱۷ مدل سطح ۳                                |
| ۹۱۷   | ..... | ۴-۳-۱۷ مجموعه BSIM                              |
| ۹۱۸   | ..... | ۵-۳-۱۷ مدل‌های دیگر                             |
| ۹۱۹   | ..... | ۶-۳-۱۷ مدل‌سازی خازن و بار                      |
| ۹۲۰   | ..... | ۷-۳-۱۷ وابستگی به دما                           |
| ۹۲۰   | ..... | ۴-۱۷ گوشه‌های فرآیند                            |
| <hr/> |       |   |
| ۹۲۵   | ..... | فصل ۱۸ / فناوری ساخت CMOS                       |
| ۹۲۵   | ..... | ۱-۱۸ ملاحظات کلی                                |
| ۹۲۷   | ..... | ۲-۱۸ پردازش ویفر                                |
| ۹۲۷   | ..... | ۳-۱۸ لیتوگرافی نوری                             |
| ۹۲۹   | ..... | ۴-۱۸ اکسیداسیون                                 |
| ۹۳۰   | ..... | ۵-۱۸ کاشت یونی                                  |
| ۹۳۲   | ..... | ۶-۱۸ لایه نشانی و ژدایش (etching)               |
| ۹۳۳   | ..... | ۷-۱۸ ساخت افزاره                                |
| ۹۳۳   | ..... | ۱-۷-۱۸ افزاره‌های فعال                          |



|                  |  |  |
|------------------|--|--|
| ۹۳۸.....         | افزاره‌های غیرفعال-۲-۷-۱۸                                      |  |
| ۹۴۴.....         | اتصالات-۳-۷-۱۸   |  |
| ۹۴۷.....         | قفل شدن Latch-up-۸-۱۸  |  |
| <b>۹۵۳.....</b>  | <b>فصل ۱۹ / چینش و بسته‌بندی</b>                               |  |
| ۹۵۳.....         | ملاحظات کلی چینش (Layout)-۱-۱۹                                 |  |
| ۹۵۴.....         | قوانین طراحی-۱-۱-۱۹  |  |
| ۹۵۶.....         | اثر آنتن-۲-۱-۱۹  |  |
| ۹۵۷.....         | روش‌های چینش آنالوگ-۲-۱۹                                       |  |
| ۹۵۷.....         | ترانزیستورهای چند انگشتی (Multi-finger)-۱-۲-۱۹                 |  |
| ۹۶۰.....         | تقارن-۲-۲-۱۹   |  |
| ۹۶۵.....         | مشکل نوارهای جداکننده اکسیدی (Shallow Trench Isolation)-۳-۲-۱۹ |  |
| ۹۶۶.....         | اثرات همسایگی چاه-۴-۲-۱۹                                       |  |
| ۹۶۶.....         | توزیع جریان و ولتاژ مرجع-۵-۲-۱۹                                |  |
| ۹۶۸.....         | افزاره‌های غیر فعال-۶-۲-۱۹                                     |  |
| ۹۷۷.....         | اتصالات-۷-۲-۱۹   |  |
| ۹۸۲.....         | پایه‌ها و حفاظت ESD-۸-۲-۱۹                                     |  |
| ۹۸۵.....         | تزیج زیربنا-۳-۱۹   |  |
| ۹۹۱.....         | بسته‌بندی-۴-۱۹   |  |
| <b>۱۰۰۳.....</b> | <b>پیوست / فرآیند ساخت FinFET</b>                              |  |